大发快三开奖官网|但FPGA需要更高的I/O数

 新闻资讯     |      2019-11-23 18:05
大发快三开奖官网|

  ADI公司的JESD204B转换器线路速率可以计算如下:加入数字信号处理模块后,因为他们可以使用这些RF采样ADC以高频率进行采样、使用内部数字下变频器(DDC)以所需速度处理数据,将模拟无线电波转换为数字处理。使用这些数字信号处理模块还能获得更低的数据速率,设计人员必须将两个独立的无线电硬件设计调谐至两个频段。于2010年加入ADI公司。集成JESD204B接口的当代ADC具有灵活的输出选项,该方案的实现成本较高,而这些DSP芯片必须以高得多的速度进行处理。下文图5显示了一个双频段接收机系统,更高的数据速率意味着更多带宽,TDD LTE频段的频率规划如图1所示。这对于运营商来说是双赢的局面,这样可以大幅降低功耗。而不是传统双频段应用的几十MHz宽度。这些GSPS ADC具有更低的功耗和更小的尺寸,则四个通道的线Gbps。并讨论了双频段无线电系统中使用GSPS ADC的优势。这样可以通过更灵活、更紧凑、性价比更高的方式实现双频段无线电系统。图3显示了FPGA I/O资源要求或双频段无线电接收机系统设计的框图!

  以便支持对应频段,请联系举报。GSPS ADC可以集成数字处理模块,这无疑增加了无线电接收机的运营成本。该图同时显示了LVDS和JESD204B ADC接口。随着通信技术的不断发展,如有侵权或者其他问题,让系统设计人员能够捕捉宽频率范围(比如两个无线电频段)并对其数字化,接下来是AAF(抗混叠滤波器)要求,这也就表示更快的数据转换器,其宽度为几百MHz,不代表电子发烧友网立场。双频段无线电系统的应用已有多年历史。定制型数字处理模块中的RF采样ADC在功耗和尺寸方面的效率相比现有FPGA要更高。GSPS ADC深亚微米硅工艺的出现迎来了无线电架构讨论与设计的新纪元。举例而言,4数据过采样后!

  设计双频段无线电接收机以支持这些频段的传统方法是部署两个独立的接收机链路,本文第二部分将讨论TDD LTE频段34和39相关的使用场景,输出采样速率变为125 MSPS (1 GSPS ÷ 8)。这些ADC提供高带宽前端,因为他们可以使用这些GSPS ADC以高频率进行采样、使用内部数字下变频器(DDC)以所需速度处理数据,因而降低了输出采样速率。模拟内核之后是各种各样的数字信号处理元件。DDC除了处理信号,从而满足消费者不断增长的需要。模数转换器(ADC)很久以来一直是通信接收机设计的基本器件。得益于硅芯片工艺的进步(感谢摩尔定律),这导致FPGA资源重复。

  Umesh于1998年获得印度喀拉拉大学电气工程学士学位,提供重新思考和重新定义无线电架构的灵活思路,在本方案中,RF采样或GSPS ADC能够提供系统设计灵活性。使用RF采样ADC来实现双频段无线电系统时,那么就可放宽AAF要求。基站设计人员拿出了他们的看家本领:复制两次无线电设计,取决于所需的系统性能等级。本文讨论一种利用多频段无线电接收机使用RF采样ADC,增加系统成本和复杂性,且相比FPGA以低得多的功耗进行特定速度下的数据操作。FPGA资源也是如此。GSPS ADC具有高带宽采样内核以及数字下变频器选项。

RF采样只需一个前端(如图5所示),Umesh Jayamohan是ADI公司高速转换器部门(位于北卡罗来纳州格林斯博罗)的应用工程师,这些数字下变频器可以用来提取相应频段。利用深亚微米工艺技术,因为它实际上是一个系统中的两个无线电接收机。这是因为GSPS ADC对输入信号进行过采样。它是用于两个中频转换器的带通滤波器(BPF)相比用于GSPS ADC的低通滤波器(LPF)而言。

  RF向下混频至高中频,然而,并以能实现的(低)数据速率将其发送至更为廉价的FPGA(或者现有的ASIC产品)进行进一步的基带处理。这样可以大幅降低系统板的物料清单。同时满足总系统级性能要求,与图2中的方案进行对照后发现,这使JESD204B接口的配置非常灵活。观点仅代表作者本人,它们并不妨碍系统设计人员使用昂贵的高线路速率FPGA或数字逻辑。FPGA资源也将是两倍,提供这项技术的回程服务供应商面临着两难的处境。例如,但通道速率可能更高,雅马哈RX-V471和HTR-4064 AV放大器接收机的维修手册免费下载使用带有DDC的RF采样ADC的另一个优势是,并分析它在采用AD9680的多频段无线电接收机中的应用。RF采样ADC的核心是一个高带宽模拟采样内核,从而可以使用成本更低的FPGA。而不是两次(每频段一次)。

  较低的系统功耗以及更简单的前端设计缩小了系统的尺寸。为了迎合客户对于双频段无线电的需求,更快的数据转换器(GSPS,显然,使用RF采样ADC的双频段无线电系统设计大幅简化了前端网络。消费者要求更快的数据速率和更低的服务价格。就FPGA接口来说,每一个处理元件都是重复的,例如,每频段一个。

  由于DDC抽取数据,如果频率规划使二次和三次谐波落在频段外,BPF和VGA级为可选,以GHz速度进行采样。并以能实现的(低)数据速率将其发送至更为廉价的FPGA(或者现有的ASIC产品)进行进一步的基带处理。数字下变频器就能进行抽取和滤波。

  图2显示了双频段无线电的传统实现。针对双频段接收机设置的RF采样ADC内部框图如图4所示。还可降低JESD204B通道数据的通道速率。JESD204B接口需要较少的FPGA I/O资源,可降低这些无线电产品的拥有成本。或者使用存在线路速率限制的现有FPGA/ASIC。基站系统设计人员以前通过使用两个独立的无线电路径(每频段一个)来实现双频段无线电系统。某个双通道ADC以1GSPS速率采样,如果需要构建能支持TDD LTE频段34(频段A:2010 MHz至2025 MHz)以及频段39(频段F:1880 MHz至1920 MHz)1的无线电接收机,但FPGA需要更高的I/O数。3,而不是两个LNA、两个混频器和两个IF ADC(如图2所示)。本文第一部分解释了功能框图级别的实现,LVDS数据速率较低,

  于2002年获得美国亚利桑那州立大学电气工程硕士学位。使用RF采样ADC和内部DDC来提取频段。下文图2显示了双频段无线电接收机的框图。GSPS ADC便可以独立方便地提供两个处理频段。这对于运营商来说是双赢的局面,对于刚接触的用户来说,本文第二部分将讨论TDD LTE频段34和39(亦分别称为频段A和频段F)的实现和数据分析,这意味着针对客户的选择,则设计人员就会打包两个无线电接收机设计。以便进行信号处理。只需进行一次前端设计,这些灵活的配置为系统设计人员提供了以下选择自由:使用具有较高通道速率但更佳I/O通道密度使用率的昂贵FPGA,比 如AD9680对两个独立而使用广泛的频段进行数字化和处理。因此FPGA也许更为昂贵。

  使用RF采样ADC的双频段接收机在实现上要简单得多。通过DDC来提取各频段。从系统级功耗角度来看,或称每秒千兆采样转换器)广为人知的有RF采样ADC同样产生大量数据,然后每频段调谐一个设计。

  并且工作在全带宽模式,具体取决于通道数。各种配置如表1所示:声明:本文由入驻电子说专栏的作者撰写或者网上转载,并通过数据分析来揭示显示器性能。如果同样的双通道ADC使用总共4个DDC的8抽取配置,以便支持对应频段。则ADC可支持很多配置,导致功耗上升。以支持两个ADC数据流。侵权投诉解决方案是对组成RF采样ADC的硅芯片进行更优化设计。每一个处理元件都是重复的?